線上影音
Home > ANSYS HFSS 教學 > 3D Via Design
走線過孔分析,在高速電路設計與學習是很重要的一環,Ansoft提供了一個tool,做為在HFSS快速產生via 3D model的介面,稱為[Via Wizard],目前最新的版本是v3.1,我們可以利用這工具進行過孔模型萃取,與對過孔效應的理解與學習。
-
進階技巧
-
實例探討
4.2 stub與back-drill, 範例via_01, 03
4.3 two single-end or one differential pair with anti-pad slot, 範例via_04, 05
免費下載 3D Via Design (此官網下載連結已經失效)
安裝 ViaWizard3.1_setup.exe
雖然這個via wizard是完全免費,但必須有HFSS才能產生3D model
由Via Wizard產生的HFSS 3D model都是下Wave Ports,而Solution Type是[Driven Terminal]
使用步驟很簡單,就以下四個步驟
2.1 Launch [Via Wizard GUI.exe]
2.2 Fill in the desired information for each of the tabs: Stackup, Padstack, Via, Options.
2.3 Click [Generate Project],即會自動帶出HFSS,可支持HFSS v12, v13...
2.4 Typical Via projects are now ready to solve.
3.1 產生兩個以上的via
3.2 產生back-drill via
3.2.1 先把要出線的內層屬性,從[Plane]改成[Signal],下圖以Layer-3為例說明
3.2.2 再把內層要出線的[Pad Radius]加大
3.2.3 把Via的[Trace Layer Out]指定到該層。
3.2.4 [Options] tab內的[Backdrill]填入值 (後鑽深度)
Back-drill的厚度=底層銅厚+下層介質厚度=1.2+5=6.2 mils
在Via Wizard內的[Options] tab的[Backdrill]若有填值,這樣在HFSS內就可以看到[Via?_backdrill]變數
3.3 設定single-end或differential pair
若是設定成differential pair的signals,兩條線間距會拉近,並且via 之間由anti-pad所挖出來的橢圓形slot不會補起來,如下圖右所示
如果希望differential pair的via anti-pad是分開的,不要合成一個橢圓的slot,那取消[Options] tab的[Include Dogbone]核選
設定成differential,線間距會自動縮到大約一倍線寬
3.4 產生盲埋孔
盲孔:有一端出線是在內層
3.4.1 先把要出線的內層屬性,從[Plane]改成[Signal],下圖以Layer-3為例說明
3.4.2 再把內層要出線的[Pad Radius]加大,再把多餘的連通導體孔徑設為0
3.4.3 把Via的[Trace Layer Out]指定到該層。(下圖先把differential屬性清掉,您不清掉也可以)
埋孔(Blind via):兩端出線都在內層
3.4.3 先把要出線的內層屬性,從[Plane]改成[Signal],下圖以Layer-2, Layer-3為例說明
堆疊中至少要有一層屬性是設[Plane],否則HFSS內沒有reference無法自動下wave port
3.4.4 再把多餘的連通導體孔徑設為0
盲埋孔與Back-drill via是不同的喔
3.5 產生多個HFSS project
如果在Via Wizard改變設定,要直接產生另一個HFSS project,記得在HFSS內,先把游標選定在[Project?],而不要選在[HFSSDesign?]上
4.1 貫孔與盲孔
4.2 stub與back-drill
4.3 two single-end or one differential pair with anti-pad slot
使用者必須注意,由HFSS via wizard所產生的via model,由於wave port固定以相鄰的平面為參考地,故存在著因走線換層,via兩端線段wave port分別是參考不同內層地平面所引起的地迴路不連續問題(aka. high impedance return path)。這會讓模擬結果較實測worse。
這問題有三種解法
-- 讓outer box緊貼PCB,並且不設radiation boundary,讓默認的PEC屬性把內層plane自動short,這樣解得的via特性最好(過於理想)
-- 在via model內層,兩層參考平面間,跨接一個0.1uF de-cap (這是筆者覺得比較中庸的手法)
-- 讓via前後兩段走線延伸10mm,利用延伸結構所寄生的板間電容補償掉地迴路參考平面換層不連續問題,再用wave port de-embedded把該10mm走線長度K掉。(求解時間較長)
以上內容,我們在另一篇文章中有詳細討論